IT之家注意到，在 Hot Chips 2026 大会上，SK 海力士封装工程副总裁 Jaesik Lee 发表了题为“高带宽内存的先进封装”（Advanced Packaging for High-Bandwidth Memory）的简报，阐述了公司计划如何利用先进封装技术加速其 HBM 路线图。该公司首先介绍了 HBM 目前的制造方式。HBM 结构由 3D 堆叠结构组成，通过 TSV（硅通孔）将多个核心芯片（DRAM IC）连接到基底裸片（base die）。HBM 目前最高可达 16 层，即 16-Hi 堆叠。         7月20日，“高质量数据集与AI编程实践创新论坛”作为WAIC分论坛举行。HBM 与 GPU 是独立的芯片，但通过 2.5D 封装安装在同一个硅中介层上。(主办方供图)          　　当前，AI产业正从“模型竞赛”进入“应用落地”阶段。对企业而言，引入大模型只是起点，真正决定落地效果的是数据质量、应用开发效率、系统集成能力、安全可控能力和组织协同能力。         　　该分论坛层层递进，涵盖“远见蓝图：破局企业AI落地难题的未来路径、夯实地基：算力融合与高质量数据资产构建、效能跃迁：重塑企业级应用与业务流、生态闭环：共建高质量数据联盟”四大板块。         　　上海市数据局总工程师刘迎风表示，高质量数据集建设已从行业共识上升为国家战略行动，正在催生从“数据工程”向“知识工程”的范式转换。         　　刘迎风指出，如果说上一阶段更多在做“有没有”的基础工作，现在就要回答“好不好用、能不能创造价值”的问题。         　　围绕这个思路，刘迎风建议可以从五个维度发力：建平台，聚焦企业自身高质量数据资源的基础平台能力建设；治数据，将行业的领域知识与数据治理相结合，建设“通识—行业通识—行业专识”三级数据集体系；育生态，通过培育数据领域综合服务商和垂域高水平标注企业，构建分工协作、优势互补的产业格局；促共振，打造数据飞轮，形成“场景牵引数据、数据驱动模型、模型赋能应用、应用创造价值”的良性循环；保安全，依托区块链、隐私保护计算、可信数据空间等技术基础设施，保障数据集在流通过程中的安全可控。每个 HBM 模块还通过硅中介层包含 1024 个 IO 和 16 个通道，这些 IO 通过 PHY 将 HBM 堆叠连接到 XPU。

B |          　　第三十届欧洲人工智能大会主席乌利塞斯·科尔特斯指出，人工智能的幻觉难以规避，企业必须在数据质量和工程化校验上建立防线。

C | HBM 作为 DRAM 解决方案之所以重要，是因为它节省空间、功耗和运营成本。AI从“辅助生成”走向“自主执行”将放大安全漏洞与责任归属风险。典型的 GDDR6 方案可提供 24GB 容量和 768GB/s 带宽，而配备四个堆叠的 HBM3E 方案可节省多达一半的空间，同时提供高达 144GB 容量和 4TB/s 带宽。他强调，无论欧洲还是中国，AI发展正从追求模型参数的“算力游戏”，转向衡量能否真正转化为生产力的“基础设施竞争”，必须先夯实基于本体数据治理与业务逻辑的数字基座。         　　普元信息董事长刘亚东表示，很多企业以为AI落地就是购买模型、接入接口，但真实业务中常常遇到应用排期长、数据质量差、接口治理乱、智能体接入不可控等问题。SK 海力士目前的路线图将 HBM4 作为顶级产品，DRAM 密度高达 24Gb，容量最高达 36GB，总计 2048 个 IO 位，IO 速度最高 8Gbps，带宽达 2048GB/s。

HBM4 的封装高度和尺寸都有所增加，集成的 TSV 和微凸点也比 HBM3E 更多。

D | 这意味着企业需要把AI能力建设在更坚实的数字基座上。他还强调应用提速、数据治理、系统打通，这三件事，是企业AI时代必须先打牢的基座。         　　中国信息通信研究院人工智能研究所平台部副主任李荪指出，2026年是“人工智能+”核心攻坚年，尽管78%的数据供给企业已转向行业高质量数据集，但“数—模—用”发展脱节、孤立割裂的问题依然严峻。

E | 具体成果如下：带宽超过 2TB/s功耗效率提升 40% 以上相比 HBM3E 耐热性提升 14% 以上容量最高 48GB（12-Hi 已量产，16-Hi 正在认证中）Z 轴高度 775 微米，尺寸 12.8x11 平方毫米16,148 个底部微凸点超过 2 万个 TSV

目前主要有两种 HBM 封装技术：热压键合 + 非导电膜（TC+NCF）和整体回流 + 模塑底部填充（MR+MUF）。TC+NCF 对芯片翘曲问题有更好的抵抗力，但热阻更高、生产率较低。面对这一鸿沟，她提出产业亟需走向“模数共振”——打破数据与模型的传统壁垒，构建“高质量数据、高效能模型、高价值应用”的正向循环。         7月20日，“高质量数据集与AI编程实践创新论坛”作为WAIC分论坛举行。图为全球AI生态赋能计划暨AI编程和高质量数据集底座联合发布。

F | MR+MUF 生产率更高、热阻更低，但更容易出现芯片翘曲，且在间隙填充方面存在缺陷。SK 海力士还重点介绍了其 HBM 工艺流程，包括从晶圆厂到客户系统的六个关键阶段。

SK 海力士在 HBM 封装中集成了四项关键技术，包括：TSV（硅通孔）形成晶圆减薄微凸点形成芯片堆叠 / 底部填充先进的 MR-MUF 已应用于 SK 海力士的 16-Hi HBM3E 方案，并引入了两项新技术：翘曲控制和细间距互连与窄间隙填充。(主办方供图)          　　论坛上，全球AI生态赋能计划暨AI编程和高质量数据集底座联合发布。总封装高度增至 775 微米，芯片厚度缩减至 0.9 倍，间隙高度缩减至 0.5 倍，凸点间距缩减至 0.9 倍。展望未来，还有一些关键挑战需要解决。普元信息携手中国信通院、以及张江AI创新小镇等产学研政各界代表共同发布“AI编程高质量数据集底座”，直击大模型落地过程中“缺高质量数据、少原生底座”的痛点。首先是随着带宽需求激增带来的 HBM 功耗上升，其次是散热问题以及 TSV 区域面积。

G |          　　未来，该赋能计划将立足张江创新高地，辐射全球技术生态，通过聚合顶尖智库的规范指引、前沿的数据资产沉淀以及坚实的企业级AI基座能力，全面赋能企业跨越AI落地的“深水区”，为千行百业的数智化跃迁提供源源不断的新质生产力。随着 TSV 数量增长，尽管 TSV 间距不断缩小，但所占面积仍在持续增加。

H | 此外，每两代带宽近乎翻倍，给现有工艺和封装技术带来了 2.2 倍的热负担。因此，SK 海力士正在研究混合键合（Hybrid Bonding）等未来技术方案，以突破 16-Hi 堆叠限制，通过更窄的间距提供更高性能，并通过更高的导电性实现更好的散热效率。

I | SK 海力士展示的数据显示，与 MR-MUF 工艺相比，混合键合可使核心芯片厚度增加 24%，TSV 间距小于 18 微米。即使堆叠层数增加，混合键合的热阻仍可降低 35%。

J | 与三星的 HPB（散热路径模块）类似，SK 海力士正在开发自己的局部热点缓解技术，名为 I-HBM，该技术在 HBM D2D PHY 区域（热点附近）嵌入高导热且电绝缘的冷却组件，打造专用散热路径，可额外降低 30% 以上的热阻。展望未来，SK 海力士计划通过 TSV 数量翻倍、结合逻辑工艺集成提升 IO 速度来增加带宽，同时利用最新优化的逻辑代工工艺解决功耗 / PDN（电源分配网络）挑战，通过“无处不在”的电源 TSV 大幅改善 PDN。HBM 技术对更高功率密度、带宽和堆叠高度的持续追求，带来了显著的热学、力学和封装挑战，其驱动因素包括更厚的氧化层、更密集的 TSV 和不断攀升的引脚速度。MLMO、优化的微凸点、新兴的混合键合（用于改善热导率、工艺窗口和更细的间距）以及 I-HBM 等热点解决方案正在积极应对这些问题。然而，随着堆叠向 16-20 层高度演进，架构向与逻辑芯片更紧密的 3D 集成方向发展，成功将要求设计、材料、客户工艺和中介层技术之间更紧密的协同优化。行业内的持续合作对于满足未来工作负载对容量和带宽的需求仍然至关重要。

K | 该公司还在其 2.5D HBM 方案幻灯片中展示了英特尔 EMIB 封装技术，与 CoWoS-L、CoWoS-R 和 CoWoS-S 并列。值得注意的是，有传闻称英特尔和 SK 海力士将在存储领域成立合资公司。SK 海力士还展示了不同的先进封装技术如何以不同方式对 HBM / 中介层施加应力。

L | 最后，SK 海力士着眼于未来的 3D 集成，这将使其能够在加速器之上堆叠 HBM，一旦先进逻辑和先进封装技术成熟，这将是人人都想实现的一步。

M |